佳工机电网 在线工博会 我的佳工网 手机版 English
关键字  
  选择展区 >>
您的位置: 首页 > 电子元器件及材料展区 > 集成电路展厅 > 产品库 > 技术论文 > 正文 产品库 会展 人才 帮助 | 注册 登录  
集成电路
 按行业筛选
 按产品筛选
查看本类全部文章
e展厅 产品库 最新动态 技术文章 企业目录 资料下载 视频/样本 反馈/论坛
  技术应用 | 基础知识 | 外刊文摘 | 业内专家 | 文章点评 投稿 发表科技文章 
新技术满足了新一代应用的低功耗需求
作者:德州仪器集团 James Karki
欢迎访问e展厅
展厅
2
集成电路展厅
集成电路, 微控制器, 单片机, RAM存储器, ...
新一代无线应用、自动化测试与计量、医疗仪器及成像、便携式计算设备等都需要高性能模拟组件,而且对低功耗的要求越来越高。各公司均推出先进工艺技术以满足上述要求,如最近推出的第三代完全绝缘的补偿双极工艺 BiCom-III。

多年来,应高性能模拟设计的要求,我们推出了 ±15V、±8V 等一代分离电源 (split power supply) 电压,最近又推出了 ±5V 电压,以实现现有放大器的全部性能。高性能模拟的现代潮流正向 +5V、+3V 乃至更低工作电压的单电源方向发展。由于产生的电压降低,这就降低了电源成本,也为低功耗应用节省了能量。如果信号的可用电压摆幅也必须减小,上述低压还能对可用动态范围施加影响,这是模拟设计的一大优势。

噪声有多种形式。在放大器中,噪声主要由闪烁噪声(常称作 1/f 噪声,因其与频率成 1:1 反对数关系)、热噪声以及散射噪声等构成。

在放大器中,寄生信号是谐波失真或互调的产物,由放大器的非线性生成。在运算放大器 (op amp) 中,电源电压降低通常会导致信号电平降低,因为可用来操作放大器内晶体管的电压下降了。当噪声与失真为常量时,SNR 与 SFDR 的降幅相当。为了重新获得动态范围,用于制造运算放大器的工艺与架构必须具备卓越的噪声与失真性能,而且晶体管正常工作时所需的电源开销较低,工艺技术与先进的电路架构还要实现重大突破。

BiCom-III 是工艺技术中这种创新的实例。

BiCom-III 工艺概览

BiCom-III 是一种专为超高精度模拟集成电路而开发的硅锗 (SiGe) 工艺。它是电介质绝缘的硅基工艺--在基区加锗。在基区加锗大大增强了载体移动性,并实现了极快的瞬变时间。该工艺可生产真正补偿双极 NPN 与 PNP 晶体管,其瞬时 (transit) 频率 (fT) 为 18-19GHz,最大频率 (fmax) 为 40-60GHz。互补晶体管实现了对高速高性能模拟电路设计至关重要的 AB 类放大级。

BiCom-III 工艺针对工作电压为 3V 至 5V、温度范围广的晶体管而设计,同时实现 18-19GHz 范围内的 fT,而 fmax 值则达 40-50 GHz 的范围。fT 的值反映出其性能比同类竞争互补技术要提高近三倍。电介质绝缘晶体管最小化集电极到基板的寄生现象,避免其影响高频率性能。

高速运算放大器设计技术的其它优势还包括:极低电压系数的金属-绝缘体-金属 (MIM) 电容器、出色的电阻匹配 (0.1%)、可降低寄生电容的电介质绝缘 (DI)(或称为绝缘硅体 (SOI)),以及很高的晶体管电流增益乘以尔利电压 (βoVA) 得到更高的放大器增益。

此外,该工艺还包括 CMOS FET,可使高度复杂的数字功能集成在芯片上,并具有出色的模拟性能。

NPN 与 PNP 双极管

该技术的主要组件为双极管。对于使用互补设计的高性能模拟应用,使 NPN 与 PNP 的 fT 性能合理正确地匹配(因数在 2 以内)极为有用。除高 fT 之外,高速线性运算放大器以有其它信号调节电路也需要高晶体管增益,主要特点简而言之就是 βoVA 的积。增加 VA 通常以 fT 为代价,因为这需要提高基的掺杂级,因而导致移动性降低,并增加了发射极电容。添加锗可以增强基场 (field),从而抵消上述影响,这样在提高 VA 同时可得到更大的 fT。改进的基极电阻 (rb)、瞬时频率 (fT) 以及寄生结电容 (cjc 与 cjs) 参数提高了内在寄生极的频率,这就实现了更高的带宽运行。互补 SiGe 双极管可实现对称架构,且实现低失真要求,功耗极低。此外,晶体管较小的基极电阻可使等效输入噪声电压较低。典型的双极管特性见表 1。此外,图 1 显示了截面视图。

表 1 典型双极管特性 (25C)

参数
NPN
PNP
β
200
100
VA (V)
150
200
BVCEO (V)
7.0
6.0
BVCBO (V)
17
12
BVEBO (V)
2.7

3.4
fT(@VCE=3V) (GHz)
18
19
fmax(@VCE=3V) (GHz)
60
40
NFmin (dB)
1
1


图 1 BiCom-III NPN 与 PNP 晶体管的截面视图

CMOS 晶体管

除了双极组件外,5V CMOS 也集成到工艺流程中,以支持信噪比 (SNR) 性能要求较高的高速模数转换器 (ADC)。BiCom-III CMOS 晶体管特性见表 2。

表 2 CMOS 器件的特性 (25C)

MIM 电容器

工艺开发的关键在于集成稳定而高性能的无源组件。

金属-绝缘体-金属 (MIM) 电容器由 TiN-Ox-TiSi2 层形成。电容器带有 -6 ppm/V 的线性电压系数。稳定的电容与电压特性意味着电容器不会产生较大失真。

电阻器

该工艺提供两种类型的电阻器,NiCrAl 薄膜电阻器 (TFR) 以及 POLY 电阻器。TFR 的 25 ppm/?C 线性温度系数对商用高精度电阻器而言很有竞争力。POLY 电阻器的 -6 ppm/?C 线性温度系数在商用产品中还没有相应的产品。通常片上温度跟踪紧密地耦合 (couple),而增益设置等模拟设计功能对温度而言不存在明显的差异。

表 3 列出了集成电容器与电阻器的关键电气参数。

表 3 电容器与电阻器特性

参数
MIM 电容器
密度 (fF/um2)
0.70
电压系数 (lin) (ppm/V)
-6
电压系数 (quad) (ppm/V2)
0.5
薄膜电阻器 (TFR)
Rs (W/Sq)
50
温度系数 (lin) (ppm/C)
25
温度系数 (quad) (ppm/C2)
0
POLY 电阻器
Rs (W/Sq) 105
-
温度系数 (lin) (ppm/C)
-6
温度系数 (quad) (ppm/C2)
1

运算放大器:架构与设计目标

为了解该工艺如何帮助运算放大器设计人员,应该先了解该设计的架构与目的,这是相当有用的。

所有运算放大器都使用相同的基本架构:输入级、高阻抗节点以及输出级。输入级的目的是采集差动输入信号并将施加到输入的差动电压变为差动电流,该电流随后发送至高阻抗节点。来自输入级的电流在高阻抗节点上转换为电压。如果运算放大器带有单端输出,则得到的电压也为单端。如果运算放大器带有差动输出,则得到的电压也为差动电压。我们随后用输出级缓冲高阻抗节点的电压以驱动输出。

该设计目的是获得尽可能高的增益,同时减少误差源并保持稳定。我们通常也希望得到很高的输入阻抗与极低的输出阻抗。换句话说,我们希望得到"理想的运算放大器"。

B x VA

对双极管而言,许多设计人员都用晶体管电流增益 (β) 乘以尔利电压 (VA) 作为性能指标。

对输入级而言,晶体管 β 较高意味着输入偏置电流较小,也就意味着输入阻抗较高。这还会增加级的增益,逐渐改善放大器的总体增益。

对输出级而言,β 越高,输出级加到高阻抗节点的负载就越少,这就逐渐加大了放大器增益。

尔利电压是晶体管集电极阻抗大小的计量方法之一。高阻抗节点的阻抗与所用晶体管的尔利电压直接相关。较高的 VA 等于较高的阻抗,也就等于较高的放大器增益。

较高的 β x VA 就能得到较好的运算放大器,因为它提高了环路增益,而环路增益降低了放大器的误差,从而降低了失真与输入失调。BiCom-III 中 NPN 的 β x VA = 50,000,PNP 为 20,000,这比同等工艺的数值要高得多。

电介质绝缘 (DI) 或绝缘硅体 (SOI)

在制造过程中,在晶体管周围形成氧化硅(玻璃)隔离槽,使其与周围结构相隔离。结隔离工艺使用反向偏移 PN 结来隔离晶体管。

电介质绝缘有两大优势:

1. 到其它器件与基板的杂散电容降低。
2. 杂散电容带有非常低的线性电压系数。

晶体管的速度由许多因素决定,重要因素之一就是杂散电容。随着频率增大电流"损失"将减小,这样晶体管在高频率下工作就会更好。

电容随电压改变而变化会导致非线性,从而产生失真。结隔离工艺会受此影响,这通常表现为运算放大器对反向增益失真特性要好于非反向增益,因为前者的输入共模电压是固定的而后者的共模电压随输入信号而变化。

线性金属-绝缘体-金属 (MIM) 电容器

我们有目的地在高阻抗节点添加电容,用于主极补偿。所添加电容的电压系数越低,产生的失真就越小。由于通常运算放大器中出现的最高电压都由此产生,所以这在高阻抗节点上极为重要。

BiCom-III MIM 电容器的典型电压系数 (lin) 为 -6 ppm/V,这个值非常低,可与现有的最佳无源组件相媲美。

出色的电阻器匹配 (0.1%)

电阻器匹配在设置增益、匹配电流源以及降低输入失调电压方面相当重要。BiCom-III 工艺无需任何调节即可达到 0.1% 的固有匹配。温度系数也比大多数商用电阻器低,对薄膜电阻器而言为 25 ppm/?C (lin),对 poly 电阻器而言为 -6 ppm/?C (lin)。

THS4302 与 THS4303 给出了匹配性能的范例。它们都是固定增益放大器 (5V/V与 10V/V),绝对增益精度在 -40? C 至 +85? C 范围内精确到 0.1%。

THS4304 运算放大器

THS4304 是首款宽带电压反馈单位增益稳定型 BiCom-III 运算放大器。它设计用于高性能高速模拟信号处理链中,工作电源为 +5V 单电源。THS4304 用 5V 单电源提供了比前代运算放大器更卓越的性能,前代运算放大器实现相同的性能水平需要 10V 的电源。

THS4304 的高速动态性能可实现 2.6GHz -3dB 的带宽、750V/μs 的转换速率、+45dBm 的输出三阶截取 (OIP3) @20MHz 以及 2.4nV/√Hz 的输入噪声,而实现所有这些功能的静态功耗仅为 90mW。

为了解其性能,我们不妨将 THS4304 与目前市场上两款优质的 10V 运算放大器进行比较。同类竞争产品 X 对最小 +2V/V 的增益进行内部补偿,许多设计人员认为它是现有可驱动 100Ω 负载、失真最小的 10V 运算放大器之一。同类竞争产品 Y 对最小 +2V/V 的增益进行外部补偿,在 10V 电源、小负载条件下失真性能极佳。

下图(图 2 与图 3)显示了 THS4304 在 5V 电源下运行的二阶与三阶谐波失真 (HD2 & HD3) 性能与上述两款同类竞争产品在 10V 电源下运行的情况比较。失真数据来自给定条件下的产品说明书。请注意,即使 THS4304 对单位增益 (G=+1V/V) 进行补偿,而且需要的补偿比 G=+2V/V 的情况还多,但其只需一半的电源电压,因此失真性能还是非常有优势,并仍能提供 2Vpp 的输出信号电平。在图 2 中,每个器件都向 100Ω 负载驱动 2Vpp,而在图 3 中,每个器件都向 1kΩ 负载驱动 2Vpp。


图 2 THS4304 与同类竞争产品 X 的对比


图 3 THS4304 与同类竞争产品 Y 的对比

低电压单电源操作

为了简单起见,我们用分离电源电压进行以上的失真测试,但 THS4304 可很容易配置为使用 +5V 单电源电压,如以下图 4 所示,而且还不会改变性能。该电路将在输入处传递 DC 信号,因此在进行输入信号与所示中间供电值 (mid-supply) 比较(看其偏移)时我们必须十分小心。如果不需要 DC 操作,则可向输入串联插入电容器,将 RG 的 VREF 侧接地,并通过电阻器将正输入偏置到 VREF (=2.5V),这样用最小的更改就实现放大器的 AC 耦合。这两种方法都会将输入与输出共模电压设置为中间供电值,并实现最佳的放大器性能。


图 4 THS4304 +5V 单电源操作

应用:高性能 ADC 驱动放大器

ADS5500 差动驱动放大器

上面刚给出的电路按下图 5 进行调整,从而提供高性能差动放大器驱动电路,用于 ADS5500 等高性能 ADC(14 位 125MSP ADC)。为便于测试,该电路使用变压器将信号从单端源转换为差动。如果应用中的输入信号源为差动的,则不需要变压器。该电路采用两个放大器向 ADS5500 提供一条差动信号路径。我们用电阻分压器(两个 10kΩ 电阻器)来获得 2.5V (VREF) 的中间参考供电电压(与上述单电源电路所示的相同)。将电压施加到 RG 一侧以及运算放大器的正输入(通过变压器的中间抽头)设置运算放大器的输入与输出共模电压为中轨,以优化性能。ADS5500 需要 1.5V 的输入共模电压。由于所需共模电压的不匹配,信号从放大器的输出经过两个 1nF 电容器到达 ADC 的输入进行 AC 耦合。ADS5500 的 CM 电压通过输入处的 1kΩ 电阻器将 ADC 的输入偏置至所需的电压。

由于运算放大器配置为非反向放大器,因此输入为高阻抗。这在通过接口连接至高阻抗源时相当有用。在这种情况下,放大器提供阻抗匹配与信号放大。

该电路的 SFDR 性能在下图中显示为红色(图 6),而 ADS5500 产品说明书的典型性能则为蓝色。该图覆盖了从 10MHz 到 55MHz 的频率范围,该电路的性能数据是在频率为 10MHz、15.5MHz、20MHz、30MHz、40MHz 以及 50MHz 时获得的。ADS5500 产品说明书提供了频率为 10MHz、30MHz 以及 55MHz 时的数据。我们可从中看到,该电路提供了一直到输入信号频率高达 40MHz 时 ADS5500 可实现的全部性能。

该电路所用的差动拓扑可大大抑制放大器的二阶谐波失真。它与放大器出色的三阶谐波失真性能一起,通过 ADS5500 采样工艺产生的更高阶谐波实现了电路(在高达 40MHz 的频率上) SFDR 性能的设置。

放大器电路(带有电阻分压器用于偏压生成)需要来自 +5V 单电源 185mW 的总功率。


图 5 使用两个 THS4304 运算放大器的 ADS5500 放大器驱动电路


图 6 ADS5500 与 THS4304 驱动电路的 SFDR 性能

下图(图 7)显示了用于测试以上所示 THS4304 驱动电路的 PCB 布局。正如我们所指出的那样,电路需要严格的对称布局以实现全部性能。


图 7 ADS5500 与 THS4304 PCB 布局

结论

高性能模拟电路向低电压单电源操作发展的现代趋势呼唤有关技术与设计实现重大进步。BiCom-III 等新工艺实现了上述新器件,从而推出了一系列功率需求更低的新一代应用。

参考文献

"超高速精确模拟电路 SOI 上的 5V 互补 SiGe BiCMOS 技术",作者:Badih El-Kareh、Scott Balster、Philip Steinmann、Bill Leitz、Kambiz Dawoodi、Marco Corsi、Leland Swanson 以及 David Tatman。

作者信息
Jim Karki 是德州仪器的集团实验室研究员,也是位于美国达拉斯的高速放大器战略市场营销组的经理。他在模拟与数字电子产品领域拥有超过 25 年的经验,过去7 年一直在 TI 开展放大器应用以及新产品定义的工作。他毕业于美国西雅图的华盛顿大学,获 BSEE 学位。(end)
文章内容仅供参考 (投稿) (3/20/2005)
查看更多集成电路相关文章: more
·利用高度集成的8位MCU简化CAN汽车应用 Edwin Romero (12/19/2019)
·动态时钟配置下的SoC低功耗管理 东南大学 张拥军 杨军 茆邦琴 胡晨 (2/6/2005)
·集成电路的代换方法及其原则 newmaker (2/3/2005)
·基于DDS技术的智能超声波功率源的研制 马伯志 吴敏生 陈以方 薛林 (11/1/2004)
·拥有自主知识产权的芯片设计及设备开发 北京畅讯信通科技有限公司 (6/8/2004)
·信息时代的模拟集成电路 (3/12/2004)
查看相关文章目录:
·电子元器件及材料展区 > 集成电路展厅 > 集成电路文章
文章点评 查看全部点评 投稿 进入贴吧


对 集成电路 有何见解?请到 集成电路论坛 畅所欲言吧!


网站简介 | 企业会员服务 | 广告服务 | 服务条款 | English | Showsbee | 会员登录  
© 1999-2024 newmaker.com. 佳工机电网·嘉工科技