解析IC制程微缩的五大可能途径

newmaker

欢迎访问e展厅 展厅 2 集成电路展厅 集成电路, 微控制器, 单片机, RAM存储器, ... 关键字： 微影技术 摩尔定律 IC制程 Sematech IC制程微缩仍是一大挑战，业界通常是利用微影技术(lithography)的进展来向前推进，而在日前举行的一场会议上，芯片制造联盟Sematech举出了其它几个可望延续摩尔定律(Moore's Law)的可能途径。 一是零低介电常数接口(Zero low-k interface)。在目前英特尔(Intel)的45纳米设计中，是采用硅基板以及高介电/金属闸极(high-k/metal-gate)架构，低介电材料则是介于硅与高介电结构之间，但若有零低介电常数接口，低介电材料就会被隔开，达到更多驱动电流以及更少的漏电；这是16纳米制程节点的可能技术 选项。 二是单金属闸极堆栈(Single metal gate stack)；用高介电/金属闸级架构的单金属闸极堆栈来取代传统晶体管，能让提升芯片的效能并降低功耗。 三是利用三五族半导体(Gate stacks)的闸堆栈；包括英特尔与Sematech等都曾探讨在未来的设计使用砷化铟镓(InGaAs)/高介电接口，这也能达到高性能与低功耗的效果。 四是量子阱(Quantum-well)MOSFET；在硅芯片上使用硅锗(silicon-germanium)也意味着性能的提升，英特尔最近展示了一款高速、低功耗的量子阱p信道场效晶体管，是采用40纳米的锑化铟(indium antimonide，InSb)材料。 五是采用直通硅晶穿孔(through-silicon-via，TSVs)技术的3D芯片；Sematech日前透露将建立一个12吋晶圆的研发测试平台(test bed)，准备量产采用TSV技术的3D组件。(end)

文章内容仅供参考 (投稿) (如果您是本文作者，请点击此处) (7/3/2009)