|
PCB/其它元器件 |
|
| 按行业筛选 |
|
|
| 按产品筛选 |
|
|
| |
|
查看本类全部文章 |
| |
|
|
|
|
采用频率灵活的晶体振荡器进行原型设计 |
|
|
作者：Silicon Labs公司 Phil Callahan |
|
新系统开发人员一般在系统设计前期就要选定时钟。时钟速率是需要提前确定的关键参数，但有时需要通过实验和重新评估才能确定。在产品设计中，如果在原型设计及验证阶段能快速改变时钟频率，将能缩短上市时间。使用频率可变的可编程晶体振荡器（XO）能够加快验证系统性能的过程，有助于缩短产品整体的开发周期。
多频评测
在进行系统设计工作时，很多时候需要在设计后期改变频率。例如，在开发过程中，对时钟速率进行试验和优化，往往会改进性能，使设计更高效；或者设计缺陷和计算错误往往需要改变频率。在这些情况下，有必要使用频率可变的XO（而且无需改变原有物料清单或PCB布局），如果使用固定频率的XO，开发周期会延长数周甚至数月，交货周期会很长。
基于FPGA的应用设计很有可能到最后一刻仍需改变设计，FPGA的极大灵活性意味着可以快速调整逻辑线路带宽和数据速率以改善功耗、吞吐量或门电路的利用率。例如，改变数据线路带宽或降低时钟速率就是一种满足FPGA设计最后阶段时序要求的有效方法。另外，在某些混合信号电路中，例如片上串行解串器（SerDes）转换器，可以从时钟优化过程中受益。输出抖动性能和位误码率往往直接取决于参考时钟频率。快速改变时钟频率有助于选择最优的时钟速率，从而获得最佳性能。
频率边际检验
使用标准频率的系统也能从使用频率灵活的XO中受益，例如在产品测试阶段进行设计验证和频率边际检验。虽然以太网MAC或PHY规定采用156.25MHz的参考XO，但是固定频率参考时钟不能进行速率容差实验。为了评估系统容差，设计人员必须使用能够产生156.25+100ppm MHz和156.25-100ppm MHz的外部时钟源，或者必须重构电路板安装更快或更慢的XO。这些方法既受限制又费时，特别是当多块电路板需要在多种温度条件下进行测试时。
频率边际检验也可以通过使用多个XO和一个多路复用器来实现，如图1所示。但这种组合的缺点是频率数量有限，而且在不同频率之间切换时会产生额外噪声和相位中断。另外，这种方法也需要不同的PCB封装用于验证和生产。
图1. 采用多个XO和一个多路复用器进行频率边际检验
使用外部时钟源或多个XO进行频率边际检验，通常会限制设计人员获得精确频率调整、或验证在可疑区域进行连续调频的能力。这可能会导致额外工作，也会因为需要交付额外时钟频率而延长设计周期。例如，如果系统在+100ppm正常工作，而在+55ppm工作失败，以上这些方法就无法有效捕获失败了。
传统的频率灵活的XO不足以应对挑战
解决频率边际检验问题的更好方法是使用片内可编程的XO，这种XO能够生成连续频率，具有很高的频率精度，而且不会导致相位跳变或损害相位抖动性能。传统的XO不具备这种频率灵活性，因为它们依赖于机械调谐的石英晶体，这些晶体被切割成特定的谐振频率。每一种新的频率需要一个不同尺寸的晶体。
为了满足这一需要，传统XO提供商采用模拟电路技术（如锁相环PLL）克服传统晶体振荡器频率固定的弊端，但模拟PLL通常受限于2的次方或整数倍频。这些解决方案不能满足开发人员对全部频率可编程或“调谐”灵活性的频率精度要求。
电源抑制性能也影响系统原型设计和调试时间
众所周知，模拟PLL对噪声很敏感，通常会耦合和放大电源和内部VCO的噪声源，并传导到输出信号，这种敏感性使得模拟PLL不适用于在高性能系统中驱动超低抖动时钟信号。系统中时钟灵活性非常重要，并且由于运行环境噪声复杂，为了克服所有电源噪声，在时序关键的原型机调试阶段，PCB需要经常修改和重新设计，这就延长了系统验证和最终产品发布的时间。
在大多数计算机、通信和消费类系统中，系统噪声主要是由于瞬间负载开关电流和广泛使用的开关模式电源（SMPS）引起的。对于固定的XO和可编程XO，为了消除因SMPS产生的噪声和纹波，集成片上电压校准和滤波电路成为必要的特性。集成校准和滤波电路有助于抑制电源噪声，避免损害输出时钟的抖动性能。在大多数情况下，与传统的模拟XO相比，额外的PSR性能将会改进抖动冗余，扩展链路范围，增强系统性能。
集成滤波和校准电路会直接降低BOM成本，减少器件数量，从而减少设计人员、甚至无需保持抖动性能所用到的外部电源滤波和磁珠器件。例如，假定在基于模拟PLL的XO的电源上存在100mVpp正弦纹波，频率范围100kHz-1MHz，为提高系统电源使用效率，开关电源通常运行在这个频率范围内，电源的噪声会降低基于模拟PLL的传统XO（没有片上滤波和调节器）的抖动性能，从10ps（没有电源噪声时）降低到50ps（有电源噪声时）。降低的抖动性能使得基于模拟PLL的XO不适用于高速网络应用，例如千兆以太网（GbE）和万兆以太网（10GbE）。
结果如何？基于模拟PLL的XO在性能和频率上的限制迫使系统设计人员采用缺乏集成电源调节和滤波电路的固定频率设备。最后，开发人员发现他们没有什么别的选择而又回到了起点。
I2C数字可编程XO可提供通用的解决方案
值得庆幸的是，I2C数字可编程XO提供了灵活的固定频率XO的替代方案。例如，如图2所示，Silicon Labs公司的可编程振荡器融合了传统固定频率晶体参考和专利DSPLL技术，提供I2C可编程输出，可调频率精度优于26 ppt (parts-per-trillion)。其独特的数字电路和大量的内部电源校准滤波，使得基于DSPLL技术的振荡器可轻松获得与基于SAW技术的固定频率振荡器相媲美的抖动性能。I2C可编程振荡器可对系统中的任意频率进行评估，且不会损伤性能。此外，I2C可编程XO能够由工厂定制默认启动频率，并且可获得与固定频率XO兼容的引脚和性能。
小结
通过使用频率灵活的、I2C可编程的XO作为原始机型设计的时钟，开发人员能大大简化验证过程、最大化系统性能，并简化整个产品开发流程。具有改变时钟频率能力的XO，无需改变物料清单、无需重新进行电路板设计或等待较长交货时间，有助于开发人员在优化产品特性和性能的同时实现关键业务的上市目标。(end)
|
|
| 文章内容仅供参考
(投稿)
(11/14/2011) |
对 PCB/其它元器件 有何见解？请到 PCB/其它元器件论坛 畅所欲言吧！
|
