纳米CMOS器件中超浅结离子掺杂新技术 - 文章

纳米CMOS器件中超浅结离子掺杂新技术

作者：江苏大学成立李春明王振宇祝俊

欢迎访问e展厅
展厅 3	电子工业设备展厅电路板生产设备, 分板机, 贴片机, 波峰焊, 回流焊, ...

1 引言

近几年来，IC芯片设计、芯片制造、测试和封装技术都取得了长足的进展，整个产业链的各个环节都在配套发展。“中国芯”与“外国芯”制造水平的差距正在缩短。尽管芯片特征尺寸0.25-0.18mm的CMOS工艺仍是当前制备IC的主流技术，但0.13mm技术已开始进入生产领域，例如晶圆制造企业已能加工0.18mm-0.13mm技术的芯片，今后5-10年将面临特征尺寸90nm以下的CMOS工艺的挑战。不仅如此，超大规模集成电路(VLSI)和特大规模集成电路(ULSI)快速发展，对器件加工技术提出更多的特殊要求，其中MOS器件特征尺寸进入纳米时代对超浅结的要求就是一个明显的挑战。CMOS器件按比例缩小，要求源-漏结深越来越浅。根据半导体工业协会(SIA)预测，对于栅长0.18mm的CMOS器件，它的结深为54±18nm；而对于0.1mm器件，结深为30±10nm。在要求超浅结的同时，其掺杂层还必须有低串联电阻和低泄漏电流。为了实现这些目标，需要半导体行业界对源/漏掺杂、体内和沟道内掺杂予以更多的关注。

目前，一些企业制备浅结采用传统的离子束注入技术，它通过减小注入能量、降低热处理时间和温度等来实现，如低能离子注入(L-E)、快速热退火(RTA)、预非晶化注入(PAI)。但从根本上讲，这些技术制备超浅结会带来几个问题：一是瞬态增强扩散的限制；二是激活程度的要求；三是深能级中心缺陷等。而最近几年比较有发展潜力的超低能注硼技术，会因CMOS IC产业链生产能力限制而无法被推广应用。业界专家相信，对于亚0.1mm CMOS器件来说，将要求在温度高达1100℃下退火。因此若干超浅结离子掺杂剂引入途径正在深入研究中，一些极有希望的技术方案，如等离子体浸没掺杂(PIIID)、投射式汽体浸没激光掺杂(P-GILD)、快速汽相掺杂(RVD)和离子淋浴掺杂(ISD)等超浅结离子掺杂技术，可望不久会进入生产领域。

2 四种超浅结离子掺杂新技术

2.1 等离子体浸没掺杂

2.1.1 技术简介

等离子体浸没掺杂(PIIID：plasma immersion ion implantation doping)技术最初是1986年在制备冶金工业中抗蚀耐磨合金时提出的，亦称等离子体离子注入、等离子体掺杂或等离子体源离子注入掺杂。1988年，该技术开始进入半导体材料掺杂领域，用于薄膜晶体管的氧化、高剂量注入形成埋置氧化层、沟槽掺杂、吸杂重金属的高剂量氢注入等工序。近几年来，该新技术已成为发表在一些国际性半导体期刊上学术论文的主题，且商用系统也有一些厂商提供技术和设备。

PIIID技术的原理如图1(a)所示。与传统注入技术不同，PIIID系统不采用注入加速、质量分析和离子束扫描等工艺。在PIIID操作系统中，一个晶片放在邻近等离子体源的加工腔中，该晶片被包含掺杂离子的等离子体所包围。当一个负高压施加于晶片底座时，电子将被排斥而掺杂离子将被加速穿过鞘区而掺杂到晶片中。图1(b)则说明了PIIID技术原形系统的结构。

(a) PIIID技术原理说明 (b) PIIID技术的原形系统
图1 PIIID技术原理和原形系统

2.1.2 PIIID技术的优缺点

PIIID技术用于CMOS器件超浅结制备的优点如下：

(1)以极低的能量实现高剂量注入；
(2)注入时间与晶片的大小无关；
(3)设备和系统比传统的离子注入机简单，因而成本低。

所以可以说，这一技术高产量、低设备成本的特点符合半导体产业链主体发展的方向，此为考虑将该技术用于源-漏注入的主要原因。目前，PIIID技术已被成功地用来制备0.18mm CMOS器件，所获得器件的电学特性明显优于上述传统的离子注入技术。

以前PIIID技术的主要缺点是：硅片会被加热、污染源较多、与光刻胶有反应、难以测定放射量。可是，现在PIIID系统的污染已经稳定地减小到半导体工业协会规定的标准，减小与光刻胶的反应将是今后PIIID技术应用之关键。

2.2 投射式气体浸入激光掺杂

2.2.1 技术原理简介

投射式气体浸入激光掺杂(P-GILD：project-gas immersion laser doping)是一种变革性的掺杂技术，它可以得到其他方法难以获得的突变掺杂分布、超浅结深度和相当低的串联电阻。通过在一个系统中相继完成掺杂、退火和形成图形，P-GILD技术对工艺有着极大的简化，这大大地降低了系统的工艺设备成本。近年来，该技术已被成功地用于CMOS器件和双极器件的制备中。

P-GILD技术有着许多不同的结构形式和布局，但原理基本一致，它们都有两个激光发生器、均匀退火和扫描光学系统、介质刻线区、掺杂气体室和分布步进光刻机。详见图2，晶片被浸在掺杂的气体环境中(如BF3、PF5、AsF 5)，第一个激光发生器用来将杂质淀积在硅片上，第二个激光发生器通过熔化硅的浅表面层将杂质推进到晶片中。而掺杂的图形则由第二个激光束扫描介质刻线区来获得。在这一工艺技术中，熔融硅层的再生长同时完成杂质激活，不需要附加退火过程。

图2 一种结构形式的P-GILD示意图

2.2.2 P-GILD技术的优缺点

由于P-GILD技术无需附加退火过程，整个热处理过程仅在纳秒数量级内完成，故该技术避免了常规离子注入的相关问题，如沟道效应、光刻胶、超浅结与一定激活程度之间的矛盾等。采用P-GILD技术得到的超浅结如图3所示。由图可见，图示p+n结的结深为0.2mm以下，但载流子浓度都在1021cm-3以下，而且随着结深减小浓度陡然增大。

图3 P-GILD技术得到的两种超浅结

P-GILD技术的主要缺点是集成工艺复杂，技术尚不成熟，目前还未成功地应用于IC芯片的加工中。然而对该技术来说，二维效应不仅仅是一个推进工艺，而且使图形发生崎变。

2.3 快速汽相掺杂

2.3.1 技术原理简介

快速汽相掺杂(RVD：rapid vapor-phase doping)是一种以汽相掺杂剂方式直接扩散到硅片中，以形成超浅结的快速热处理工艺。在该技术中，掺杂浓度通过气体流量来控制，对于硼掺杂，使用B2H6为掺杂剂；对于磷掺杂，使用PH 3为掺杂剂；对于砷掺杂，使用砷或TBA(叔丁砷)为掺杂剂。硼和磷掺杂的载气均使用H2，而对于砷掺杂，使用He(对砷掺杂剂)或Ar(对TBA掺杂剂)为载气。

2.3.2 RVD技术使用说明

RVD的物理机制现在还不太清楚，但从汽相中吸附掺杂原子是实现掺杂工序的一个重要方面。除了气体的流量外，退火温度和时间也是影响结分布的重要因素。实际工艺操作结果表明，要去除一些表面污染，如氧、碳或硼的团族，大于800℃以上的预焙烘和退火是必要的。

RVD技术已被成功地用于制备0.18mm的PMOS器件，其结深为50nm。该PMOS器件显示出良好的短沟道器件特性。RVD制备的超浅结的特性是：掺杂分布呈非理想的指数分布；类似于固态源扩散，峰值在表面处。但不同的是，RVD技术可用三个调节参数来控制结深和表面浓度。

2.4 离子淋浴掺杂

2.4.1 技术简介

离子淋浴掺杂(ISD：ion shower doping)是一种在日本被使用的薄膜晶体管(TFT)掺杂新技术，但目前在USLI领域还未受到足够的重视[9]。该技术的基本原理见图4。由图可见，ISD有些类似PIIID技术，离子从等离子体中抽出并立即实现掺杂，所不同之处是离子淋浴掺杂系统在接近等离子体处有一系列的栅格，通过高压反偏从等离子体中抽出掺杂离子。抽出离子被加速通过栅格中的空洞而进入晶片加工室(工艺腔室)并完成掺杂工序。

图4 离子沐浴掺杂技术示意图

2.4.2 ISD技术的优缺点

离子淋浴掺杂有着类似PIIID技术的优点，它从大面积等离子体源中得到注入离子，整个晶片同时掺杂，无需任何额外的离子束扫描工序。并且离子在通过栅格时被加速；而在PIIID技术中，离子加速电压加到硅片衬底底座，有一大部分压降降到衬底上，降低了离子的注入能量。ISD技术的最大缺点是掺杂过程中引入的载气原子(如氢)带来的剂量误差以及注入过程中硅片自热引起的光刻胶的分解问题。在TFT器件中，使用过量的氢来钝化晶粒间界和实现高杂质激活。虽然这在硅单晶中不会发生，但进入栅格空洞的沾染离子仍然会注入到硅片中。这一点使ISD技术似乎不太适合ULSI制备，尽管由离子淋浴得到的TFT器件在电学特性上可与传统离子注入工艺相比较。

即使如此，国外对使用ISD实现MOS器件的超低能注入仍然抱有极大的兴趣，并集中研究能控制沾染的栅格，使ISD能与ULSI工艺兼容。一些研究工作表明，通过改善B2H6/H 2等离子体条件，可控制B2Hx和BHx离子中x的比例，从而得到合适的硼掺杂分布。目前已制备出0.18mm CMOS器件，以比较用10keVBF2的传统离子注入和6keV B2H6/H2离子淋浴注入形成的S/D和G极工艺。

3 四种超浅结离子掺杂方案的对比分析及其应用策略

3.1 四种超浅结掺杂方案的对比

为对新超浅结离子掺杂技术有一个清楚的认识，表1列出了各种方法的优点、缺点和目前的应用进展情况。从便于比较起见，表1最末一行列出常规的低能离子注入技术。由表可见这些新的超浅结离子掺杂技术的发展前景。

表1 四种超浅结离子掺杂新技术之比较

3.2 四种离子掺杂新技术应用对策

3.2.1 结合采用各种沟道掺杂注入方案

除了直接使用上述四种超浅结离子掺杂技术外，还可结合采用几种改进型源/漏技术，把额外的硅掺进MOS器件中。例如，通过设计沟道内和周围的掺杂分布，用各种沟道掺杂注入方案来改善MOS器件的性能，如图5所示。该图表示可供选择的沟道掺杂注入方案，所有这些方案的峰值浓度和深度远远低于深源/漏方案的峰值浓度和深度，其电学沟道宽度小于10nm，逆向分布沟道掺杂工艺被用来降低这一区域的掺杂浓度，以便将离子散射减小至最低程度。其原理是，载流子(电子和空穴)将从高浓度区扩散到低浓度区，直到扩散被诱发的电偶极子所产生的电场平衡为止。如果离子保持远离形成反型层的界面，可以预期得到较高的载流子迁移率。在纳米CMOS器件中所用高沟道掺杂浓度下尤其如此。通常用铟而不用硼作为掺杂剂，因为虽然铟有较低的固体溶解度(在1000℃下为5×1017cm-3)，但它比硼特别在低温下有更低的扩散系数，这一点在形成有效的逆向分布中极为重要。

图5 深亚微米MOS期间横截面图

在制备NMOS器件时，为了降低短沟道效应，在漏区轻掺杂(LDD：lightly doped drain)结构中使用晕环注入(它比衔接区注入深，但不像接触源/漏区那么深)，以保护沟道不受深源/漏扩散的影响，详见图5。该图用来表示可供选择的沟道注入方案。与垂直轴成大角度方向进行晕环注入且同时转动圆片，这形成了一个杂质“口袋”，它阻止与较深的接触源/漏区有关的耗尽区扩展。这就减小了阈值电压对沟道长度的依赖关系，并降低了亚阈值电流对漏偏压的影响。

3.2.2 BF2离子注入被用来弥补缺陷

研究工作表明，制备超浅p+n结比n+p结要困难得多。由于质量较轻，硼离子注入杂质分布并不严格地遵循高斯分布曲线，在硅晶格中由于硼原子过分穿通而形成一个长拖尾，所以用常规方法来产生比0.18mm更浅的p+n结就很困难。为了把p+n结结深降到0.18mm以下，用BF2比用硼更合适，因为BF2的分子量较大，并且在硅中的穿透倾向也较低，甚至低到15keV时的离子注入能量下出现的穿通拖尾现象仍然很可观，因此BF2离子注入只能被用来弥补缺陷，它并不是一种令人满意的获得超浅结的制备方法。

3.2.3 应用超浅结掺杂新技术时需考虑的问题

需要考虑的问题主要有：新的超浅结技术是否可同时用于p+n结和pn+结，实现源/漏和栅掺杂；会不会造成栅氧化层中陷阱的充放电和物理损伤；对裸露硅的损伤会不会形成瞬态增强扩散和杂质的再分布；工艺是否兼容现有的典型的CMOS掩模材料；是否会引入可充当深能级中心的重金属元素和影响杂质扩散、激活和MOS器件可靠性的氟、氢、碳、氮等元素沾污等等。这些都是有待研究解决的纳米CMOS超浅结方面的课题。

3.2.4 研制多功能超浅结生产线和仪器设备，提高使用效率

为了适应IC产业链产能增大和工艺代工水平提高的趋势，CMOS IC产业应向制备纳米超浅结器件方向发展，目前可做的工作有：

选择可行的新超浅结掺杂技术，对业已看好的制备超浅结纳米CMOS器件的设备、仪器和材料投资，从而引进性能符合要求的杂质材料和离子掺杂设备。

自主开发多功能的超浅结生产线，既要有CMOS超浅结加工线，又要有BiCMOS超浅结加工线，并引进或研制相应的仪器设备，做到一线多能、一机诸能。再如用多功能扫描镀膜机代替单一功能的多晶硅、氧化硅和氮化硅等离子增强型化学汽相蚀刻机。

需研制满足铜布线、SiGe外延、光刻法和CMOS IC芯片铜互连材料等超浅结工艺要求的技术和设备以及后道工序和超浅结测试、封装技术和仪器设备。(end)

文章内容仅供参考 (投稿) (如果您是本文作者，请点击此处) (7/25/2005)


您的位置：首页 > 电子/通讯/办公文具展区 > 电子工业设备展厅 > 产品库 > 技术论文 > 正文	产品库会展人才帮助 \| 注册登录