|
手机/通信/网络设备 |
|
| 按行业筛选 |
|
|
| 按产品筛选 |
|
|
| |
|
查看本类全部文章 |
| |
|
|
|
|
基于MC68HC908GZ16的跳频控制器的设计 |
|
|
作者：三江学院 杨亦文 赵航 侯凯 |
|
1、引言
跳频通信系统是具有保密和抗干扰能力、可多址联络、机动灵活的无线通信系统。广泛应用于军警、交通运输、商业等专用通信网。
跳频控制器（以下简称“跳控器”）是跳频电台的核心。由于跳频电台同步技术的复杂性，跳频控制器的复杂程度要远高于普通无线电台的控制器。早期的跳控器更确切的讲是多模块的跳频控制单元，例如中央处理单元是以8086 为核心的1802 微处理器。随着单片机技术的发展，目前工程上已经实现了以MCS-51 系列的87C51FB为控制芯片的跳频控制模块，无论从体积、功耗、价格等方面的性能讲，都大大优于前者。
跳频电台今后的目标是向着小型化、低功耗、标准化、通用化、数字化方向发展。基于MC68HC908GZ16 单片机的跳频控制器实现方案，由于片内丰富的硬件资源，几乎可实现onechip 跳频控制，将十分有利于跳频电台的进一步发展。
2、设计概述
2.1 跳频电台基本工作原理
跳频电台的组成框图见图1。在跳频工作方式中，发射电台以相当快的速率改变发射频率（从一个频率“跳”到另一个频率）。为了接收被发送的信息，接收机须和对方的发射机同步的改变频率。为此，事先约定用于跳频的频率组（称为频率表）及跳频图案。在同一区域内，可使用不同的频率表组成多个网各自工作。
图1.跳频电台的组成框图
实际上，所谓改变发射频率或接收频率是通过改变频率合成器（以下简称“频合器”）的频率来实现的。当频合器处在从一个频率变换到另一个频率的过渡过程中，由于这时载波频率尚未稳定，不能正常收发信息，这个时间称为“换频时间”，如图2 中的T1。一跳时间内，能正常传输信息的时间称为“跳频驻留时间”如图2 中的T2。上述两个时间相加称为跳周期（即一跳时间），如图2 中的T3，跳周期的倒数称为跳速，跳速越高，抗人为故意干扰能力越强。
图2 跳周期工作示意图
由于换频时间的存在和跳频需要发送同步信息，因此空中的数据速率高于信息速率。
跳频系统的关键是同步，有跳同步、位同步、帧同步、网同步等。
2.2 跳控器工作原理
如前所述，早期的跳控器更确切的讲是多模块的跳频控制单元。它有五个主要模块。
1) MCU模块。
2) 基带模块。
含A/D、D/A转换器——用于模拟语音信号转换为数字信号，或反之；
FIFO控制器——接收或发送数据先进先出，同时实现空中的数据速率高于信息速率，即数据速率的压扩；
位同步器——使内部数据时钟与接收数据同步；
跳频序列码发生器——由该电路产生的码序列与设定的原始密钥、实时时钟确定的TOD（time-of-day）共同经MCU 模块运算得到下一跳的频率；
3) 接收模块。
含实时时钟（RTC）——提供TOD 参数。
同步检测和定时——根据接收到的同步数据得到S4，指示接收机校准跳同步；
4) 定时模块：
含分频器；
可编程定时器——捕捉接收同步产生的S4 信号；
可编程窗口——输出跳周期开始hop 信号、产生W1 信号阻塞换频期间的发信机工作、产生4 倍于BIT 周期的时钟信号（称为4F），提高位同步精度等；
5) 系统模块
含面板接口电路——MCU 通过该电路读出面板上有关跳频工作方式的开关状态、控制面板上的显示部件；
频率控制——频合器通过该电路得到频率控制字；
跳控器硬件框图见图3。
3 跳控器功能框图
随着单片机技术和集成电路技术的发展，已经在工程上实现了单一模块化的跳控器。图3 中，灰色框图即代表用MC68HC908GZ16 单片机可覆盖原跳频单元的功能部分。
2.3 DDS 芯片介绍
频率合成器是跳频通信的重要部件，跳控器通过控制频合器改变跳频通信工作频率。本次设计采用直接数字式频率合成器（DDS）来实现跳频频率合成。直接数字频率合成器采用全数字方式实现频率合成，它直接对参考正弦时钟进行抽样和数字化，然后通过数字计算技术进行频率合成。与其他频率合成方法相比，DDS 具有频率转换速度快、频率分辨率高、输出相位连续、可编程、全数字化易于集成、体积小、功耗低等突出优点，使得以数字技术实现高速跳频通信系统的技术得以实现。
常见的DDS 方式是在高速存储器内放入正弦函数——相位数据表格，经过查表操作，将读出的数据送到高速DAC 产生正弦波。采用的可编程DDS 系统如图所示：
图4 DDS 的基本原理图
DDS 系统由频率控制字、相位累加器、正弦查询表、D/A 转换器和低通滤波器组成。参考时钟为高稳定度的晶体振荡器，其输出用于同步DDS 各组成部
分的工作。
DDS系统的核心是相位累加器，它由N位加法器与N位相位寄存器构成，类似一个简单的计数器。每来一个时钟脉冲，相位寄存器的输出就增加一个步长的相位增量值，加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加的结果送至累加寄存器的数据输出端。相位累加器进入线性相位累加，累加至满量时产生一次计数溢出，这个溢出频率即为DDS 的输出频率。
正弦查询表是一个可编程只读存储器（PROM），存储的是以相位为地址的一个周期正弦信号的采样编码值，包含一个周期正弦波的数字幅度信息，每个地址对应于正弦波中0°~360°范围的一个相位点。将相位寄存器的输出与相位控制字相加得到的数据作为一个地址对正弦查询表进行寻址，查询表把输入的地址相位信息映射成正弦波幅度信号，通过D/A 变换器把数字量变成模拟量，输出模拟信号，再经过低通滤波器平滑并滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。
对于计算容量为2N的相位累加器和具有M个相位取采样点的正弦波形存储器，若频率控制字为FSW，输出信号频率为f0，参考时钟频率为fr，则DDS系统输出信号的频率为：
f0=frFSW/2N
输出信号频率的分辨率为：
⊿f0=fr/2N
在本设计中，频率合成器采用AD 公司的具有高集成度的DDS 电路芯片AD9850，其芯片及系统功能框图如图5所示：
图5 芯片及系统功能框图
AD9850内部包含有输入寄存器、数据寄存器、数字合成器（DDS）、10位高速高性能D/A转换器，以形成可编程、可灵活使用的频率合成功能。由MCU
直接送给AD9850 的频率控制字，按照图6 的时序采用串行方式装入。图6 中每一个WCLK时钟的上升沿由控制字输入口的第8 位（管脚25）移入一位控制位，连续40 个WCLK 时钟即可将40 位控制字装入输入寄存器。FQUD 的上升沿将40 位控制字写入数据寄存器，AD9850 输出新的频率信号。
图6 串行控制字装入时序
3、硬件描述
采用MC68HC908GZ16 设计上述跳控器，则单片机可替代图3 中灰色部分的硬件功能。
1) 通过端口A的键盘接口功能代替跳控器的面板接口电路；
2）BM完成跳控器的实时时钟功能，同时相应的晶振也可省去；
3）芯片的捕捉、输出比较、PWM 等功能可直接完成跳控器中hop\W1\4F的产生和捕捉S4 同步定时信息；
4）可直接从MCU 芯片输出给频合器的频率控制字，而无须专门的频率控制电路；
5）DDS 的时钟信号CLK由MCU经PLL输出，省去相应的晶振；
6）用软件实现跳频图案发生器。
4、软件描述
跳控器主程序流程如下：
图7 跳控器主程序流程图
跳控器的软件非常复杂，其余子程序不一一列举，在接收的同步搜索、数据跳、发送同步信息、发送数据跳的时候，都须根据需要实时改变工作频率，现将相应的子程序流程描述如下：
图8 工作频率子程序流程图
5、结束语
该方案的优点是：
1) 跳频通信根据其同步系统的设计，在发信、搜索同步、接收数据等各个工作时段内，跳速及跳频频率都是不同的，所以hop，w1，w2，s4 等信号都在变化，芯片中强大的定时、捕捉功能为此提供了基础，使外围硬件电路少了，相应的跳控器体积更小、功耗更低、成本更低廉；
2) 在跳频电台中，较高频率的晶体振荡器，不仅本生是个大的干扰源，而且是产生组合频率干扰源的因素。跳频频率表中频率数越多，影响越大。由于HC08 系列的时钟发生器模块采用了PLL技术，将大大减少这种情况的发生。
3) 尽可能的充分利用了单片机内的软、硬件资源。
4) 修改跳频图案、跳周期、换频时间等跳频参数较容易。(end)
|
|
| 文章内容仅供参考
(投稿)
(如果您是本文作者，请点击此处)
(5/23/2005) |
对 手机/通信/网络设备 有何见解？请到 手机/通信/网络设备论坛 畅所欲言吧！
|
