语音分组处理器在IP语音网关中的应用

作者：哈尔滨工业大学 李阳 郭士增 王彬

欢迎访问e展厅 展厅 10 音频器件/扬声器展厅 音频功率放大器, 语音芯片, 喇叭, 扬声器, 蜂鸣器, ... 引言 Audio Codes公司的语音分组处理器AC4830xC-C(简称AC483)是一个单芯片系统。它提供可配置的、低比特率的语音压缩和传真／数据中继功能；可以提供高达四个独立的语音、传真／数据通道；广泛应用于1P语音网关等语音接入设备中。在研制的IP语音网关中，AC483通过PCM接口接收来自PCM编解码器数字化的语音输入，然后把64 kb／s的语音信号压缩成低比特率的语音分组，通过HPI接口交给主处理器MPC852T处理；主处理器MPC852T通过HPI接口把语音分组交给AC483处理，它把语音分组解压成64 kb／s的PCM码流，然后通过PCM接口送给PCM编解码器，如图1所示。 在此项目中，MPC852T嵌入式处理器与AC483HPI接口设计以及驱动程序，是两个主要的攻关点。 1 MPC852T与AC483的HPl接口设计 MPC852T处理器是MPC866系列的一款低成本的通信处理器，其工作在52 MHz，通过其集成在系统接口单元中的存储器控制器来控制外部存储体，最多可以控制8个存储体。这里把。HPI口看作MPC852T的一个存储体(bank)，通过访问HPI口的3个16位寄存器(地址寄存器HPIA、数据寄存器HPII)和控制寄存器HPIC)，来访问AC483HPI接口的2K字的RAM空间。如图2所示，选择CS3作为HPl口的片选信号，OE和WE0分别为读写使能控制信号。由于HPI口为8位数据宽度，所以选择D0～D7。这里应该注意，MPC852T处理器为PowerPC架构，为BIG ENDIAN模式，最高有效位和最低有效位应该倒置。 最后通过A28～A31四位地址线来选择3个寄存器，并对3个寄存器的高低字节进行读写控制。HPI口寄存器选择如表1所列。 访问时可进行如下定义： ／*写控制寄存器的低字节*／ ／*写控制寄存器的高字节*／ ／*读控制寄存器的低字节*／ ／*读控制寄存器的高字节*／ 在CPU通过HPI口连接DSP时，应特别注意时序匹配问题。这里，通过正确设置MPC852T的寄存器来解决这个问题。选用MPC852T的GPCM方式控制HPI口寄存器，所以只要设置好相应的基本寄存器BR和选择寄存器OR就可以了。图3所示的时序，主要要求以下几点： ◆@要求HRS、HI／LO有效要在HCS下降沿前最少10 ns； ◆@要求HCS为低的持续时间要大于30 ns； ◆@要求HCS的循环时间，即一个HCS的上升沿到下一个HCS的上升沿，在AC483的时钟为10 MHz时，要大于500 ns，100 MHz时，要大于50 ns。 考虑到MPC852T的时钟为52 MHz，所以设置MPC852T的CS3延迟半个周期(约为10 ns)，等待周期设为2个，即可大于30 ns；而时序要求的第3条中的500 ns可通过软件延时来满足(仅在AC483引导时)。最后可以设置MPC852T的存储器控制寄存器：基本寄存器BR3=0x80000401；选择寄存器OR3=0xffffof24。 (end)

文章内容仅供参考 (投稿) (如果您是本文作者，请点击此处) (2/4/2007)