数字通道芯片AD6620的原理及应用

作者：国防科技大学 李青鹏 高凯 路军

欢迎访问e展厅 展厅 4 广播影视设备展厅 ... 摘要：AD6620是美国ADI公司推出的专用数字通道器件。文中介绍了它的工作原理及参数设置方法，并通过直接中频数字接收设计实例对AD6620的应用进行了分析。 关键词：AD6620；数字接收；数字中频；软件无线电 上一代数字接收机一般是将接收的RF信号先变成零中频信号，然后在基带上进行数字处理。这种接收机的IF单元一般需要模拟带通滤波器、压控振荡器、乘法器等分立元件，因而精度低、一致性差，且其性能随温度变化，也难以满足进一步减少体积和功耗的要求。而目前国内外正在深入研究的软件无线电技术的核心思想就是A／D和D／A尽可能靠近天线，将电台的各种功能尽量在一个开放性、模块化平台上由软件来实现。把这种思想引入到数字接收系统中，不但可以降低系统成本，缩短开发周期，而且可以提高系统的通用性和灵活性。 受宽带天线、高速A／D及DSP等技术条件的限制，实现一个理想的软件无线电平台的条件目前还不具备。随着数字技术和微电子技术迅速发展，数字信号处理器（DSP）等可编程器件的运算能力在成倍地提高，同时A／D转换器（ADC）的性能和速度也在不断提高。目前市场上最新的ADC器件可以在数十乃至数百兆的中频段进行数字化处理，从而使中频数字化成为可能，但是后续的处理量巨大，如： 12.5MHz的移动蜂窝波段需用30.72MHz采样频率采样，如果在DSP器件中用算法实现频率搬移、滤波和抽取，至少要求对每个样本作100次以上的操作，这等于3000MIPS（每秒百万次）的处理要求。尽管这种速度的DSP器件已经出现，但实际可使用的DSP器件一般只有近千MIPS，因此在实际操作中，运算能力成了实现软件无线电的瓶颈之一。一种可行的方法是采用数字下变频（DDC）技术将高速数据流变成当前DSP可实时处理的中低速数据流，然后用DSP并行实现。AD6620便是完成这一功能的专用芯片。 1 AD6620结构及内部功能 AD6620是ADI公司VersaCOMM系列通信产品中的数字通道器件，也是最新的softcell芯片之一，该芯片可以广泛应用于GSM、IS－95、无线本地环路和软件无线电等系统中，其原理框图见图1所示。AD6620的内部由变频器和数字滤波器组成，可用于完成数字调谐、数字滤波和数据抽取，同时具有信道选择功能，从而减少了后续的运算量。 AD6620由四个串联的信号处理单元组成，分别是变频器、两个系数固定的抽取滤波器（CIC）和一个系数可编程的RAM系数滤波器。AD6620芯片的主要技术参数如表1所列。 1.1频率变换器 AD6620中频率变换器的作用是实现数字频率合成（DDC），图2是其原理图。该频率变换器由两个16Bit乘法器和32Bit数控振荡器（NCO）组成，其中数控振荡器产生的本振信号频率的分辨率可达fSAMP／232，可产生－fSAMP／2到fSAMP／2的本振信号。因此，NCO利用数字频率合成（DDS）原理可以产生一个稳定的、分辨率很高的本振信号。这种频率变换器和一般的DDS器件构造相似，也是由频率控制字寄存器、相位控制字寄存器、相位累加器和正弦查找表组成，可以灵活地控制本振信号的振荡频率和初始相位。 频率控制字（NCO FREQ）是一个32Bit无符号整数，为了将中心频率为fCH的中频信号变换到零中频，可以用下式来计算NCO FREQ： 实际使用时，中频采样常使用欠采样技术，当出现中频大于采样速率fSAMP时，模函数（mod）只取余数部分，使它可以存放在32Bit的NCO频率字寄存器中。当fCH／fSAMP的余数大于0.5时，NCO频率将大于奈奎斯特速率，这样，相应的信号就会被折回到第一奈奎斯特区域而成为负频率。 1.2 CIC2抽取滤波器 AD6620中的CIC2滤波器是一个抽取滤波器，其最高输入数据速率为67MHz。输出速率可以用下式进行计算： 式中，fSAMP是AD6620输入数据速率，MCIC2是抽取率，其取值范围为1～16的整数。当系统时钟fCLK是输入数据速率的两倍或更多倍时，可以通过设置MCIC2＝1屏蔽这个工作模块。否则，MCIC2最小只能设置为2，因为，CIC2滤波器对I、Q信号进行并行处理后将以时分复用的形式输出，同时将作为CIC5滤波器的输入数据。 1.3 CIC5抽取滤波器 CIC5是一个五阶固定参数的抽取滤波器，它的 特性曲线比CIC2的更为陡峭。CIC5的输入数据速率为fSAMP2，输入数据速率的范围可以由下式得出： 1.4 RAM系数滤波器 RAM系数滤波器是AD6620中最后一个信号处理功能模块，它是一个积和形式的系数可编程滤波器，图3是其简化框图。 数据存储器I－RAM、Q－RAM可存储256个有CIC5滤波器输出的最新复数位采样值，其数据位宽度为20Bit。在同一个时钟周期，I路和Q路使用相同的系数作为滤波器抽头值进行计算。I、Q路累加器在数据位首部预留有3Bit空间，因此允许的输出数据位宽度可达到23Bit。 在使用中值得注意的是，RAM系数滤波器中使用的RAM是环状缓存，因此很难把数据和地址一一对应。为了避免系统在启动的瞬间出现不明确的RAM数据值，初始化时应对数据RAM清零。 2 应用设计 下面是一个直接中频数字接收机的核心部分，图4是其组成框图。该系统是一个扩频通信系统，它的系统时钟为61.44MHz，输入AD6620的数字中频速率为61.44MHz，要求输出数据的速率为3.94MHz，经串／并变换后，I、Q两路信号都为1.92MHz。如选择AD6620工作在并行工作模式，对于这个实数单信道系统来说，当设置MCIC2＝2，MCIC5＝4，MRCF＝4时，其RAM系数滤波器的抽头数NTAPS为32。 在实际调试时，要注意选择控制AD6620的DSP器件的时钟，如果控制微处理器的系统时钟较低，则 对时序同步的要求就低，如果选择系统时钟较高的DSP或FPGA器件作为控制器，则对时序同步的要求将很高。AD6620提供有7个动态寄存器。在这个系统中，FPGA里的误差估计模块可通过一定的算法对接收信号的频率误差和定时误差进行估计，并将误差估计值送到DSP，再由DSP动态写入AD6620的 NCO频率字寄存器和相位补偿寄存器。 实验表明，基于AD6620芯片的直接中频数字化接收系统充分利用了片内丰富的集成器件，因而，不仅降低了设备的复杂程度和成本，而且大大提高了设备的稳定性、可靠性、灵活性和整体性能。可见，该直接中频数字化接收机已初步具备了通用数字化接收平台的功能，为最终实现软件无线电奠定了基础，因此具有广阔的应用前景。 参考文献 1.AD6620 Datasheet.Analog Devices，2001 2.沈永春.扩谱技术.国防工业出版社，1995 3.朱江，张尔扬.基于软件无线电的CDMA系统中基站接收单元的实现.移动通信，2000(end)

文章内容仅供参考 (投稿) (如果您是本文作者，请点击此处) (8/26/2005)